Kaskadierbare  8  BIT - Seriell - Parallelwandler am LPT - Port
Daten an PIN 2 (D) , bei positiver Flanke an PIN 3 ( Clock ) werden die an (PIN 2) anliegenden Daten übernommen , im Schieberegister befindliche Daten werden um einen Takt weitergeschoben .  Output Enable (PIN 15 ) = HIGH ( DATEN erscheinen an den Ausgängen , LOW , Q1 - Q8 = hochohmig )
Die Ausgänge QS dienen zum kaskadieren mehrerer Bausteine. Z.B. PIN 9 > PIN 2
Wenn der Strobe (PIN 1 ) HIGH ist , werden die Daten ins Speicherregister übertragen.